寄生容量とは何ですか？

電気回路での寄生容量は、通常は空気である誘電体の間のプレートとして機能する導体の特別な効果です。存在する非常に小さな分布容量がこれらの周波数でより低いインピーダンスを持つため、より高い周波数で問題になります。この効果は、コンポーネントの配置により、満足のいく動作が達成可能な時点まで効果を低下させる可能性のある回路設計段階で対処できます。しこりされたコンポーネントとして、これらのコンデンサは特定のコンポーネントに限定されていると見なされます。分散容量の場合、コンポーネントと回路設計の計画が必要です。インダクタが製造されると、常に分布した容量が含まれます。これは寄生容量と見なされる場合があります。理想的なインダクタには、分散容量がゼロになります。したがって、それは無限の近くの周波数で共鳴します。ほとんどのインダクタは、測定可能な共鳴周波数につながる巻線の分布容量により、非微細共鳴周波数を持つことはよく知られています。寄生上の損失による利益。場合によっては、これらのアンプが振動する可能性があります。寄生容量を使用すると、現実世界の実際の回路は、設計段階で描かれた回路と、地上または回路のさまざまなポイント間の容量です。場合によっては、解決策は、単に特定の回路位置のしこり容量を減らすことです。他のケースでは、解決策は、特定の周波数パス帯域を維持するためのインダクタンスを増やすことです。たとえば、より高いゲイントランジスタを使用すると、寄生性容量によるRF出力の減少が増加する可能性があります。場合によっては、寄生容量の奇妙な効果は、回路段階を追加することで補償される場合があります。寄生的要素を発見する可能性を減らすための一般的なアプローチは、導体を短くし、印刷回路基板（PCB）の成分とトレースの表面積を減らすことです。過度の寄生効果を回避するための前述の慣行に基づいて、コンポーネントとPCBトレースの小型化が標準的な慣行となっています。デジタルデバイスの入力と出力の寄生容量は、上昇時間と減少時間を増加させます。別の方法は、より高い電流を注入して寄生的な容量を補うことができる出力デバイスを使用することです。残念ながら、このアプローチは直接電流（DC）の消費電力を増加させます。これは、非常に高速デジタルサーキットが通常大量のDC電流を必要とする理由を説明しています。